[SI.Reg] Dasar-Dasar Arsitektur Komputer (A,B,C) Genap 2023/2024
Looking for [SI.Reg] Dasar-Dasar Arsitektur Komputer (A,B,C) Genap 2023/2024 test answers and solutions? Browse our comprehensive collection of verified answers for [SI.Reg] Dasar-Dasar Arsitektur Komputer (A,B,C) Genap 2023/2024 at scele.cs.ui.ac.id.
Get instant access to accurate answers and detailed explanations for your course questions. Our community-driven platform helps students succeed!
[Analysis COMB CPMK-07]Untuk membangun multiplexer 512:1, akan membutuhkan sejumlah multiplexer 8:1 sebanyak dengan jumlah level multiplexer sebanyak level
Note:
jumlah level= jumlah kolom multiplexer yang digunakan, misalnya: 2 mux(2:1) --> 1 mux (2:1), maka jumlah level = 2 (dimana kolom 1 = 2 mux, kolom 2 = 1 mux)
[SOM-POM CPMK-06]
Lengkapilah Truth Table berikut dengan mengisi 0 atau 1 untuk F = (B'+C).(A+B').(A+C)
| A | B | C | F |
| 0 | 0 | 0 | |
| 0 | 0 | 1 | |
| 0 | 1 | 0 | |
| 0 | 1 | 1 | |
| 1 | 0 | 0 | |
| 1 | 0 | 1 | |
| 1 | 1 | 0 | |
| 1 | 1 | 1 |
[Flip-flop CPMK-10]
Pertimbangkan pernyatan berikut mengenai karakteristik dan fungsi falling edge Flip-flop:
- Flip-flop D mentransfer input ke output saat clock berubah dari high ke low.
- Flip-flop JK dapat berada dalam keadaan set, reset, toggle, atau no change berdasarkan input J dan K.
- Flip-flop SR memiliki dua input utama, namun tidak dapat mengatasi kondisi ambigu ketika kedua input aktif bersamaan.
- Flip-flop T mengubah keadaan outputnya setiap kali terjadi falling edge pada clock.
Pernyataan mana yang tepat?
[SEQ-SYNTHESIS CPMK-12]
Berikut ini adalah rangkaian sekuensial yang menggunakan JK flip-flop A dan T flip flop B dengan input X dan output Y. Lengkapilah kolom next state, output dan input equation pada tabel.
Current State | Input | Next State | Output | Input Equation | ||||
A | B | X | A+ | B+ | Y | JA | KA | TB |
0 | 0 | 0 | ||||||
0 | 1 | 1 | ||||||
1 | 0 | 0 | ||||||
1 | 1 | 1 |
[Analysis COMB CPMK-07]Berikut ini adalah 3x8 decoder yang dibentuk dari beberapa decoder yang lebih kecil dengan variabel a, b dan c.
Tentukan term variabel pada label Q, S, U, W
Term pada label Q = ; S = ; U = ; W =
CATATAN HARAP DIPERHATIKAN:
- Variabel ditulis dengan huruf kecil
- Tulis variabel pada setiap term sesuai urutan Alfabet
- Tulis jawaban tanpa spasi dan tanpa dot (.)
[Inter-Radix Conversion CPMK-01]
Lakukan penjumlahan 4-bit bilangan Octal X dan Y di bawah ini.
Catatan: Z adalah carry, Sum adalah hasil penjumlahan. Isilah semua cell kosong dengan bilangan Octal.
| Z | 0 | ||||
| X | 3 | 6 | 4 | 2 | |
| Y | 5 | 3 | 7 | 6 | |
| + ________ | __________ | __________ | __________ | ||
| Sum |
[Boolean CPMK-03]Manakah ekspresi boolean yang merepresentasikan fungsi Sum of Minterms F pada Truth Table?
| X | Y | Z | F |
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |
[SEQ-SYNTHESIS CPMK-12]
Berdasarkan state diagram dibawah ini, lanjutkanlah proses desain sirkuit dengan melengkapi state table. Kemudian tentukan fungsi input flip-flop dan fungsi output yang paling sederhana. Rangkaian menggunakan D flip-flop A dan T flip-flop B. Isilah tabel dengan 0, 1, atau x
Current State | Input | Output | Next State | Input Equation | |||
A | B | X | Y | A+ | B+ | DA | TB |
| 0 | 0 | 0 | |||||
| 0 | 0 | 1 | |||||
| 0 | 1 | 0 | |||||
| 0 | 1 | 1 | |||||
| 1 | 0 | 0 | |||||
| 1 | 0 | 1 | |||||
| 1 | 1 | 0 | |||||
| 1 | 1 | 1 |
Fungsi input flip-flop
DA =
TB =
Fungsi output
Y =
Catatan:
Tuliskan isi jawaban fungsi dalam huruf BESAR dan tanpa spasi.
Penulisan huruf pada setiap term harus sesuai urutan abjad, misalnya A'B'+CD, bukan B'A'+DC
Want instant access to all verified answers on scele.cs.ui.ac.id?
Get Unlimited Answers To Exam Questions - Install Crowdly Extension Now!