Nilai inisialisasi TIFR pada awal program berbeda dengan nilai inisialisasi TIMSK

Semakin tinggi frekuensi clock processor maka jumlah clock cycle dalam satu detik menjadi lebih banyak

Saat eksekusi timer interrupt handler, secara default bit ke-7 SREG berubah menjadi 1

Pada jenis interrupt compare match, nilai OCR1A/B dibandingkan dengan nilai counter TCNT0