Diseña un registro de 4 bits capaz de (1) desplazar su contenido a la derecha, (2) desplazar su contenido a la izquierda y (3) inicializarse asíncronamente al valor 0000 cuando RST=1.

El circuito final tendrá las siguientes señales de entrada y de salida (utiliza exactamente estos nombres, respetando las mayúsculas y minúsculas):

• clk: Entrada de reloj.
• RST: Entrada de reset.
• IN: Entrada de datos.
• SL (Shift_Left): Entrada. Si SL=1 (y SR=0) la información se desplaza una posición a la izquierda y la entrada IN llega al flip flop situado más a la derecha.
• SR (Shift_Right): Entrada. Si SR=1 (y SL=0) la información se desplaza una posición a la derecha y la entrada IN llega al flip flop situado más a la izquierda. Si SL=SR=0 o SL=SR=1 se mantiene la información.
• OUT: Salida, muestra el estado del flip flop situado más a la derecha.

Nota 1: Si utilizas multiplexores de la biblioteca, pon NO en “¿Incluir pin Enable?” (menú de la izquierda) para eliminar la entrada de Enable.

Nota 2: Para poder verificar correctamente el circuito, VerilUOC_Desktop requiere que todas las entradas de los flip flops estén conectadas a algún valor. En este caso es necesario conectar las entradas S a 0. Para ello, haz clic en "Cableado", selecciona "Constante" y, en la propiedad Valor, sustituye el 0x1 por 0x0 (esto convierte la constante en un 0 lógico). Conecta la constante resultante a las entradas S de los flip flops.

INSTRUCCIONES PARA RESPONDER A ESTA CUESTIÓN:

1. En la máquina virtual abre VerilUOC_Desktop y dibuja el circuito.

2. Haz clic en "Simular"->"Verificación" y a continuación haz clic en la pestaña VerilCirc.

3. En "Módulo" selecciona "Ejercicios evaluables" y haz clic en el ejercicio 6.1.

4. VerilCirc te devolverá un código de 4 letras mayúsculas que debes introducir en la caja de respuestas.