Diseña un registro de desplazamiento a la derecha de 6 bits con flip

flops tipo D, y utiliza dicho registro para construir un circuito que

detecte la llegada de la secuencia 010010 (el bit situado más a la

derecha es el que llega primero).

El circuito tiene las

siguientes entradas y salidas:

• clk: Entrada de reloj. La información se desplaza una posición a la

  derecha cada vez que llega un flanco de subida de la señal de reloj.

• RST: Señal de reset. Cuando RST=1 los flip flops se ponen a 0.

• IN: Entrada de datos. El valor de IN entra al flip flop situado más a

  la izquierda cada vez que se produce un flanco de subida de clk.

• OUT: Salida. Toma el valor 1 cuando se detecta el último bit de una

  secuencia 010010 (ver ejemplo) y vuelve a 0 en el siguiente ciclo de

  reloj.

Nota:

Para poder verificar correctamente el circuito, VerilUOC_Desktop

requiere que todas las entradas de los flip flops estén conectadas a

algún valor. Así, es necesario conectar las entradas S a 0 y las

entradas load a 1. Para ello, haz clic en "Cableado" (menú de la

izquierda), selecciona "Constante" y conecta convenientemente dicha

constante (un 1 lógico) a las entradas load. Repite el proceso y, en la

propiedad Valor, sustituye el 0x1 por 0x0 (esto convierte la constante en

un 0 lógico). Conecta la constante resultante a las entradas S de los

flip flops.

INSTRUCCIONES PARA RESPONDER A ESTA CUESTIÓN: