✅ Перевірена відповідь на це питання доступна нижче. Наші рішення, перевірені спільнотою, допомагають краще зрозуміти матеріал.
El módulo COUNT de la figura representa un contador binario ascendente de 3 bits con carga paralela. Mientras la señal load es igual a 0 el estado del contador se incrementa en 1 cada vez que llega un flanco de reloj. Por el contrario, si load=1, cuando llega un flanco de reloj las entradas se cargan en el contador.
Completa el diagrama de tiempos para el circuito de la figura.
Nota: Observa que el circuito genera una secuencia cíclica y1,y0= (0, 1, 3, 3, 2) a partir de un contador de 3 bits que puede ser reseteado síncronamente (el reset síncrono se produce cuando load=1 y llega un flanco de reloj, lo cual provoca que el contador se ponga a 0 ya que sus entradas de datos están conectadas a 0).
Al
dibujar las formas de onda ten en cuenta que (1) si bien es cierto que
todos los dispositivos tienen su tiempo de respuesta, en el cronograma
debes dibujar los cambios de estado coincidiendo con el flanco de subida
del reloj, como si el tiempo de respuesta fuese 0, y que (2) si una
señal que llega a la entrada D del flip flop cambia de valor en el
flanco de subida de CK, el valor que entra en dicho flip flop es el
valor que tenía anteriormente dicha señal. Finalmente, para los más
expertos: Aquí no estamos teniendo en cuenta los tiempos de set-up y
hold
.INSTRUCCIONES PARA RESPONDER A ESTA CUESTIÓN:1. En la máquina virtual abre VerilUOC_Desktop, haz clic en el menú "Simular"->"Verificación" y a continuación haz clic en la pestaña VerilChart.2. En "Módulo" selecciona "Ejercicios evaluables", haz clic en el ejercicio 6.5.a y completa el cronograma de tiempos.3. Haz click en "Verificar" (abajo a la derecha). VerilChart te devuelve un código de 4 letras mayúsculas que debes introducir en la caja de respuestas.
Отримайте необмежений доступ до відповідей на екзаменаційні питання - встановіть розширення Crowdly зараз!