Folgender MIPS-Assemblercode soll auf dem aus Vorlesung und Übung bekannten fünfstufigen Pipelined-Prozessor ohne Forwarding-Einheit ausgeführt werden:

Geben Sie an, wie viele nop-Befehle jeweils zwischen den Befehlen eingefügt werden müssen, um Datenkonflikte zu vermeiden und die korrekte Ausführung sicherzustellen. Verwenden Sie nicht mehr nop-Befehle als mindestens benötigt!

Folgender Assemblercode soll auf dem bekannten fünfstufigen MIPS-Prozessor ausgeführt werden:

Bei welchem Befehl tritt ein Load-Use-Konflikt auf?

In dieser Aufgabe sollen Sie den dargestellten MIPS-Eintaktprozessor erweitern, sodass der neue Befehl Read Word Until Zero (rwuz) unterstützt wird. Der abgebildete Prozessor unterscheidet sich leicht von dem Ihnen bekannten Eintaktprozessor.

rwuz

 unterscheidet sich von anderen MIPS-Befehlen dadurch, dass

er von dem Prozessor automatisch mehrfach ausgeführt werden soll, solange das gelesene Datenwort nicht null war.

• rwuz soll ein Befehl im I-Format sein.
• Für rwuz soll der Opcode 0x11 verwendet werden.
• Der Direktoperand (immediate) soll zu dem rs-Register hinzuaddiert werden. Das Ergebnis dieser Operation soll im rt-Register gespeichert werden.
• Das rt-Register soll gleichzeitig als Adresse für einen Lesezugriff auf den Datenspeicher verwendet werden.
• Solange der gelesene Wert aus dem Speicher nicht null ist, soll der selbe rwuz-Befehl im nächsten Taktzyklus erneut ausgeführt werden (PC bleibt gleich). Falls der gelesene Datenwert null ist, soll die nächste Instruktion ausgeführt werden (PC um 4 erhöhen).
• Das aus dem Speicher gelesene Datenwort soll nicht in einem Register abgelegt werden.
• Tipp: Das Signal rZero zeigt an, ob das aus dem Speicher gelesene Datenwort null ist.

Um die Aufgabe zu lösen, müssen Sie einen der folgenden Bausteine (1 bis 4) an eine der markierten Stellen (A bis Q) des Prozessors hinzufügen. Folgende Bausteine stehen zur Verfügung:

1)	2)
3)	4)

Betrachten Sie den Eintaktprozessor:

Welches Steuersignal kann in diesem Fall als don't care (x) behandelt werden?

Folgender MIPS-Assemblercode soll auf dem aus Vorlesung und Übung bekannten fünfstufigen Pipelined-Prozessor ohne Forwarding-Einheit ausgeführt werden:

Geben Sie an, wie viele nop-Befehle jeweils zwischen den Befehlen eingefügt werden müssen, um Datenkonflikte zu vermeiden und die korrekte Ausführung sicherzustellen. Verwenden Sie nicht mehr nop-Befehle als mindestens benötigt!

Folgender Assemblercode soll auf dem bekannten fünfstufigen MIPS-Prozessor ausgeführt werden:

Bei welchem Befehl tritt ein Load-Use-Konflikt auf?

In dieser Aufgabe sollen Sie den dargestellten MIPS-Eintaktprozessor erweitern, sodass der neue Befehl Read Word Until Zero (rwuz) unterstützt wird. Der abgebildete Prozessor unterscheidet sich leicht von dem Ihnen bekannten Eintaktprozessor.

rwuz

 unterscheidet sich von anderen MIPS-Befehlen dadurch, dass

er von dem Prozessor automatisch mehrfach ausgeführt werden soll, solange das gelesene Datenwort nicht null war.

• rwuz soll ein Befehl im I-Format sein.
• Für rwuz soll der Opcode 0x11 verwendet werden.
• Der Direktoperand (immediate) soll zu dem rs-Register hinzuaddiert werden. Das Ergebnis dieser Operation soll im rt-Register gespeichert werden.
• Das rt-Register soll gleichzeitig als Adresse für einen Lesezugriff auf den Datenspeicher verwendet werden.
• Solange der gelesene Wert aus dem Speicher nicht null ist, soll der selbe rwuz-Befehl im nächsten Taktzyklus erneut ausgeführt werden (PC bleibt gleich). Falls der gelesene Datenwert null ist, soll die nächste Instruktion ausgeführt werden (PC um 4 erhöhen).
• Das aus dem Speicher gelesene Datenwort soll nicht in einem Register abgelegt werden.
• Tipp: Das Signal rZero zeigt an, ob das aus dem Speicher gelesene Datenwort null ist.

Um die Aufgabe zu lösen, müssen Sie einen der folgenden Bausteine (1 bis 4) an eine der markierten Stellen (A bis Q) des Prozessors hinzufügen. Folgende Bausteine stehen zur Verfügung:

1)	2)
3)	4)

Folgender Assemblercode soll auf dem bekannten fünfstufigen MIPS-Prozessor ausgeführt werden:

Bei welchem Befehl tritt ein Load-Use-Konflikt auf?

Folgender MIPS-Assemblercode soll auf dem aus Vorlesung und Übung bekannten fünfstufigen Pipelined-Prozessor ohne Forwarding-Einheit ausgeführt werden:

Geben Sie an, wie viele nop-Befehle jeweils zwischen den Befehlen eingefügt werden müssen, um Datenkonflikte zu vermeiden und die korrekte Ausführung sicherzustellen. Verwenden Sie nicht mehr nop-Befehle als mindestens benötigt!

In dieser Aufgabe sollen Sie den dargestellten MIPS-Eintaktprozessor erweitern, sodass der neue Befehl Read Word Until Zero (rwuz) unterstützt wird. Der abgebildete Prozessor unterscheidet sich leicht von dem Ihnen bekannten Eintaktprozessor.

rwuz

 unterscheidet sich von anderen MIPS-Befehlen dadurch, dass

er von dem Prozessor automatisch mehrfach ausgeführt werden soll, solange das gelesene Datenwort nicht null war.

• rwuz soll ein Befehl im I-Format sein.
• Für rwuz soll der Opcode 0x11 verwendet werden.
• Der Direktoperand (immediate) soll zu dem rs-Register hinzuaddiert werden. Das Ergebnis dieser Operation soll im rt-Register gespeichert werden.
• Das rt-Register soll gleichzeitig als Adresse für einen Lesezugriff auf den Datenspeicher verwendet werden.
• Solange der gelesene Wert aus dem Speicher nicht null ist, soll der selbe rwuz-Befehl im nächsten Taktzyklus erneut ausgeführt werden (PC bleibt gleich). Falls der gelesene Datenwert null ist, soll die nächste Instruktion ausgeführt werden (PC um 4 erhöhen).
• Das aus dem Speicher gelesene Datenwort soll nicht in einem Register abgelegt werden.
• Tipp: Das Signal rZero zeigt an, ob das aus dem Speicher gelesene Datenwort null ist.

Um die Aufgabe zu lösen, müssen Sie einen der folgenden Bausteine (1 bis 4) an eine der markierten Stellen (A bis Q) des Prozessors hinzufügen. Folgende Bausteine stehen zur Verfügung:

1)	2)
3)	4)